Korean Publication No.; 10-2001-0052812 (Date of Publication; June 25, 2001)

Korean Application No.; 10-2000-7014134 (Filing Date; December 13, 2000)

International Application No.; PCT/JP1999/03506 (Int'l Filing Date; June 29, 1999)

International Publication No.; WO 00/01016 (Int'l Publication Date; January 6, 2000)

Title; Thin-Film Transistor and Method of Manufacture Thereof

Abstract

A method is provided to prevent the degradation and irregularity in performance of a transistor due to surface irregularities, particularly impurity segregation on the surface irregularities, of a thin polysilicon film formed by laser annealing. The method comprises (1) removing projections and impurity segregation from the surface of a laser-annealed thin polysilicon film chemically and mechanically, and (2) performing crystal growth by a heat treatment and smoothing the surface while removing the extraneous matter from the surface.

공개특허특2001-0052812

(19)대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. ⁶ H01L 29/786 (11) 공개번호 목2001-0052812 (43) 공개일자 2001년06월25일

(21) 출원번호	10-2000-7014134		
(22) 출원인자	2000년12월13일		
번역문제출일자	2000년12월13인		
(86) 국제출원번호	PCT/JP1999/03506	(87) 국제공개번호	WO 2000/01016
(86) 국제출원출원인자	1999년06월29일	(87) 국제공개인자	2000년01월06일
(81) 지정국	국내특허 : 중국, 대한민국	미국,	
(30) 우선권주장	1998-183759 1998년06월30일 일본(JP)		
(71) 춤원인	마쯔시다덴기산교 가부시키가이샤 모리시타 요이찌 원본국 오사카후 가도마시 오아자 가도마 1006반지		
(72) 반명자	쿠라마스케이자부로 일본국교토후교타나베시오스미가오카3-12-2 사사키아츠시 일본국오사카후토요나카시후타바초1-19-26 카와키타테츠오 일본국교토후교타나베시카스미사카3-5-10		
(74) 대리인	특허법인 원전 임석재 특허법인 원전 민병호		
심사청구 : 없음			

(54) 박막 트랜지스터 및 그 제조방법

요약

레이져 아닐링에 의해 형성한 다겸정 신리콘 박막 표면의 요철(凹凸)과, 특히 요철(凹凸)부에 반생하는 혼입문의 편석부의 존재 동에 의한 트랜지스터 소자의 성능 저하, 품질의 편차 등을 감소시킨다. 이단 위하여,

① 레이져 아닐링 후의 다결정 실리콘 박막의 표면부의 돌기나 혼입물의 편석부문 화학적, 기계적으로 깎는다.

② 마찬가지로, 열처리에 의해 결정은 성장시키고, 아용러 표면의 혼입물은 제거하면서 요첨(凹凸)부문 평탄화한다.

대표도

£3

색인어

박막 트랜지스터(T F T), 읍 게이트. 소스(source) 전극 막, 드레인 전극막, 프라즈마 화화 기상(氣相) 성장법(P C V D), 레여져 아님링, 드라이 엣취, 원트 엣취, 환성종(radical)

명세서

기술분야

본 발명은 박막 트립지스터에 관한 것으로서, 극히 익정표시장치용의 구동회로에 사용하는 박막 트렌지스터(소자)와 그 제조방법에 관한 것이다.

배경기술

현재, 박막 반도체소자인 박막 트랜지스터(TFT) 구동에 의한 역정표시장치는 노트형 PC나 카 네비케이션 등에 널리 이용되고 있으며, 앞으로 더욱 소형 경량화와 저코스트화가 요망되고 있다. 그리고 이 때문에, 화소(翻案)부의 구동회로끝 표시부 그리고 그를 위한 화소부가 형성된 기판에 일체적으로 형성할 수 있는 다결정 실리콘 박막 트렌지스터의 개반, 그 방향으로의 고성능화가 추구되고 있다. 이하, 중래의 다결정 실리콘 박막 트랜지스터의 제조 방법에 대해서 도면을 참조하면서 설명한다.

도 1은 종래의 방법에 의해 제작된 옵 게이트로 분려지는 형의 박막 트랜지스터의 단면 구조도이다. 본 도에 있어서, 1은 석영 혹은 유리 등의 투명절연성 기판이다. 또한, 통상은 가격측면에서 유리가 사용된다. 2는, 다경정 실리콘 박막이다. 3은, 게이트 전연막이다. 4는, 게이트 전극이다. 5는, 충간 절연막이다. 6은 소스(source) 전극막이다. 7은, 드레인 전극막이다. 13은, 기초막이다. 또한, 이 기초막은 기판재료의 인부 성분이 다격정 신리콘 박막중에 확산하는 것을 방지하는 목적으로 형성되나, 기판재집이나 기판의 처리방법에 따라서는 형성되지 않는 경우도 있다.

또 실제로는, 제품으로서의 액정표시장치의 표시면이나 그 주변부에 형성된 구동회로로부터 정해지는 배치에 따라, 이와 같은 화소(儘索)부의 소위치나 구동회로용의 박막 트랜지스터가 상하, 좌우방향으로 여러 행, 여러 연예 경쳐 배열되고 있다. 단, 이것은 소위 주지(周知)기술이며, 또한 본 밤명의 취지에 직접 관계가 없으므로 이 모양에 대한 도시는 생략한다.

이하에서는, 소위 주지기습이기는 하나, 본 반명의 취지에 직접 관계가 있으므로, 이 박막 트랜지스터의 제조방법에 대해서 대략 설명한다.

우선, 유리 등의 투명 절연성 기판(1)위에 기초 막으로 2산화규소 박막(13)은 프라즈마 화학기상(氣相) 성장법(PCVD) 혹은 스패터링(spattering) 등으로 형성한다.

다음으로, 이 기판의 상 전면(上 全面)이나 소정 위치에 아모르파스(amorphous)상의 비정집 실리콘 박막윤 P C V D, 화학기상 성장법(C V D) 혹은 스패터링에 의해 형성한다.

다음으로, 이 형성된 비정집 신리콘 박막에 엑시마 레이져弫 쬐어 비정집의 신리콘 박막읍 일단 용용시키고, 신리콘 고화(固化)시의 겸정화끈 이용하여 비교적 직경이 큰 입자로 되는 다겸정 실리콘 박막(2)으로 한다(소위 레이져 아닐링).

다음으로, 이 다결정 실리콘 박막윤 기판상의 트랜지스터(소자)의 배열로부터 정해지는 소정의 형상으로 가공한다. 즉, 패턴윤 형성(Patterning)한다.

다음으로, 이 패턴이 형성된 다결정 심리콘 박막상에 게이트 절연막(3)을 상압(常歷) C V D법, P C V D법 혹은 쇼패터링법 등으로 형성하고, 더욱이 그 상부 소정 위치에 게이트 전극(4)을 형성한다.

다음으로, 총간 절연막(5)을 형성하고, 더욱이 총간 절연막의 각 트랜지스터의 소스(source) 전국 및 드레인 전국이 형성되는 부분에 컨덕터 흡윤 엣칭으로 형성한다.

그 다음에, 컨덕터 흡읍 이용하여 각 트랜지스터의 소스 전극(6), 드레인 전극(7)읍 형성하여 다결정 신리콘 박막 트랜지스터를 제작한다.

이외에, 편요에 따라 기판 등의 세정, 소스 영역 및 드레인 영역에 소자로서의 기능 방위에 필요한 品진로서 분순물 이온, 즉 인(P)이나 당소(B) 등의 분순물이온의 박아넣읍이나 그 후의 단그링(dangling)본드의 결합, 여분의 수소단 추출하기 위한 영처리, 더욱이는 소자로서의 기능 반위에 필요한 배선 등이 구성되는 것은 물론이다. 단, 이 급에 대해서도, 주지 기술이며, 또한 본 방명의 취지에 직접 관계가 없으므로 그 설명은 생략한다.

다음으로, 레이져 아닌링의 조사(照射) 조건에 대하여 선명한다.

박막 반도체의 소자로서의 극성을 향상시키는데에는, 결정 입경이 크고, 동시에 입경이 균인한 막인 것이 필요하다. 그런데, 레이져 아닌링으로 결정 입경을 크게하는데는 큰 에너지로 조사(照好)하거나 동일 개소를 여러번 조사하는 것이 효과적이나, 그렇게 하면 역으로 입경의 균일성을 잃고, 박막 반도체 소자로서의 극성의 편차가 크게되기도 하고, 또한 유리 기판에 염이 전단되어 유리의 변형이나 유리 성분의 박막 반도체내의 확산이 반생하고, 반

대로 반도체 소자의 기능이 연화한다. 또한, 참고적으로 기저하면, 막정표시 장치에 사용되는 유리 기판의 내열은 도는 600℃이다.

이 때문에, 결정 입경의 크기와 균인성 및 유리 기판으로의 명에 의한 약경향읍 전충한 조건으로 레이져뮵 조사(顯射)하여 다견정화읍 하고 있다.

이외에, 십리콘 막 두께 등읍 고려하여 레이져밥의 에너지 만도를 최적한 것으로 하는 등의 연구도 진행되고 있다. 단, 이들에 대해서도 본 발명의 취지에 직접관계가 없으므로 그 선명을 생략한다.

그러나, 이 방법에서는 용용 새견정화에 있어서, 이하의 문제가 반생한다.

1) 도 2는, 엑시마 레이져 아닌링에 의한 용용 재결정확로 형성된 다결정 신리콘 박막의 단면도이나, 본 도에 나타 내는 것처럼, 다결정 실리콘 박막(2)의 표면, 특히 결정임계에는 돕기부(11)가 다수 발생하고, 더욱이 이 표면부에 트랜지스터 소자로서의 기능밤위에 본래 불편요한 물집인 혼입물(다른 기술분야에 있어서 「불순물」)(12), 예읍 급면 공기중의 산소, 수분으로부터 수소, H E P A 핀터에서 비산한 유리 조각으로부터의 봉소(B) 등이 많이 혼입하게 되고 만다.

그런데 이 경우, 이듭의 혼입문은 레이져 조사(照射)에 의한 고온에 따라 비정집 실리콘이 인단 용용하고, 그 후고화하여 다견정화함 때에, 단순히 화학적, 윤리적으로 분안정한 표면에 많이 위치하도록 된 뿐만 아니라, 고화에따라 실리콘 하부로부터 상부의 표면에 편석하여 온다(내부보다 많이 모인다). 목히, 동기景은 편석이 많다고 생각되어진다.

더구나, 그를 때문에 화학적으로 분안정한 상태로 되어 있다. 예를 들면, 산소라면 반도체의 실리콘과 반응하여 이산화규소로 되어 있는 것이 아니라, 대단히 복잡하고 불안정한 결합상대로 되어 있다.

또한, 참고적으로 기재한다면, 산소는 4족(族)의 규소, 탄소 등과는 1 대 1(예를 들면, 인산화탄소나 일산화규소)로도, 2 대 1(예를 들면, 탄소가스나 이산화규소)로도 화합물은 형성하는 등 일정한 조성으로 되지 않는다. 더욱이, 용융 직후의 고화와 함께 그 표면이라고 하는 목수한 조건이므로, 더 한층 복잡한 화합문로 된다.

또한, 반도체 박막의 재료로서, 순 실리콘이 아니고 융점이 저하하여 결정화하기 쉽고, 고 이동도(移動度)을 얻을 수 있는 등 여러가지 독징이 있으므로, 실리콘에 최대 30%의 게르마늄, 혹은 더욱이 최대 5%의 탄소단 혼합한 뮵 집을 사용하도록 한 것도 현재 검토되고, 계속 개발되고 있으나, 이들의 경우에는 본래가 혼합뮵이므로, 즉히 표면은 요첨(四凸)에 의한 불균일, 혼입물 뿐만 아니라 본래의 반도체 재료의 편석의 경향이 증대한다.

그런데, 곱 게이트형의 트랜지스터에 있어서는, 이 표면부분은 게이트 절연막과 접하는 부분이다. 이 때문에, 표면의 돌기에 의해 그 상부의 게이트 절연막의 절연내성에 악영향은 미친다. 또한, 상술한 이유에 의해 혼입물의 편석은, 게이트 절연막과의 계면부(界面部)란 분안정하게 한다. 그리고, 이들은 함께 소자로서의 박막 트랜지스터의 성능이나 신뢰성에 악영향을 준다. 또한, 반도체 소자로서의 성능 등의 편차의 원인으로 될 수도 있다.

다음으로, C-MOS 구조윤 만증기 위해, PH₃, B₂H₆윤 이용하여 소스영역, 채널영역에 이온도핑(doping)윤 하고, 더욱이 그 환성화답 위한 열처리뮵 하나, 돌기가 있으면 이들의 불순물 이온 주입의 균일성이 손상된다. 그리고 이 것도 정성적(定性的)으로 TFT의 특성 편차진 초래한다.

2) 상술한 절총된 조사조건에서는, 다결정 실리콘은 박막 반도체 소자의 능동영역으로서의 특성의 균일성은 확보 한 수 있으나, 전계(電界)효과 이동도 등의 전기적 특성은 단결정 실리콘 반도체 소자에 비교하여 작게 된다. 이 때문에, 장래의 액정표시 소자용으로서 충분한 회로기능을 얻기 어렵다.

따라서, 레이져 아님링후의 표면, 목히 게이트 전국부와의 계면(界面)에 돕기부가 없고, 혼입물의 편석도 없는, 혹 은 표면이 안정한 상태의 다겶정 실리콘막, 더 나아가서는 성능이 우수한 박막 반도체 소자의 개반이 바람직하다.

또한, 기관상에 다수 형성된 박막 반도체 소자의 균인성읍 확보하면서, 개개의 소자의 전계(電界)효과 이동도 등 의 전기적 곡성이 우수한 막막 반도체 소자의 개만이 기대되고 있다.

도면의 간단한 설명

도 1은, 종래의 방법에 따라 제조된 다겸정 신리콘 박막 트랜지스터 소자의 단면도이다.

도 2는, 중래의 레이져 아닌링법에 의해 형성된 다결정 신리콘 박막의 표면상의 돕기나 혼입뮵의 편석을 개념적으로 나타낸 도이다.

- 도 3은, 본 방명의 실시예 1의 제조방법에 의해 제조된 다결정 실리콘 박막 트랜지스터의 단면도이다.
- 도 4는, 상기 실시예에 있어서 다견정 실리콘 박막 트랜지스터의 제조의 진전에 따라 단면 구조가 변화해 가는 모습을 나타내는 도이다.
- 도 5는, 본 발명의 실시예 2의 다겹정 실리콘 박막 트랜지스터의 제조의 진전에 따끈 단면 구조의 변화를 나타내는 도이다.
- 도 6은, 본 반명의 실시예 3의 제조방법으로 제조된 다결정 신리콘 박막 트랜지스터의 단면도이다.
- 도 7은, 상기 실시예에 있어도 다견정 실리콘 박막 트랜지스터의 제조의 진전에 따라 단면 구조가 변화해 가는 모습을 나타내는 도이다.
- 도 8은, 본 발명의 실시예 4의 제조방법으로 제조된 다견정 실리콘 박막 트랜지스터의 단면도이다.
- 도 9는, 본 밤명의 실시예 5의 제조방법으로 제조된 다겸정 실리콘 박막 트랜지스터의 단면도이다.
- 도 10은, 상기 실시예에 있어서 다결정 실리콘 박막 트랜지스터의 제조의 진전에 따라 단면 구조가 변화해 가는 모습윤 나타내는 도이다.
- 도 11은, 본 발명의 실시예 5 및 실시예 6에 있어서 다결정 실리콘 박막 트랜지스터의 제조 성능시험의 효과를 나타내는 도이다.
- 도 12는, 본 발명의 실시예 6에 있어서 다결정 실리콘 박막 트랜지스터의 열처리에 사용하는 장치의 도이다.
- 도 13은, 상기 실시예 6의 제조방법에 따라 제조한 버텀 게이트형 박막 트랜지스터의 단면 구조도이다.

[도면 부호의 설명]

- 1 ... 투명 절연성 기판2 ... 다겸정 심리콘 박막
- 3 ... 게이트 절연막4 ... 게이트 전극막
- 5 ... 총간 절연막6 ... 소스(source) 전국(막)
- 61 ... 소스 전극 하부의 티타늄7 ... 드레인 전극(막)
- 71 ... 드레인 전국 하부의 타타늄8 ... 고 경도의 박막
- 10 ... 트랜지스터가 형성된 영역11 ... 다결정 신리콘 박막의 돌기부
- 110 ... 다겸정 실리콘 박막의 겸정입계의 부품어 오름
- 12 ... 표면부의(편석한) 불순믒13 ... 기초막
- 14 ... 평탄화 막15 ... 비정진 신리콘 박막
- 16 ... 다결정 실리콘의 결정입계20 ... 벤쟈
- 21 ... 고주파 여기()) 전원22 ... 고주파 전극판

23 ... 고주파 전극판24 ...이터

25 ... 기판 海더26 ... 메시(mesh) 전극

반명의 상세한 설명

(발명의 개시)

이상의 목적을 당성하기 위해, 본 반명증의 제1의 반명군은, 홈 게이트형의 박막 트랜지스터(소자)를 제조함에 있어서, 기판상에 형성된 비정질 반도체 박막, 특히 신리콘이나 이것을 주성분으로 하는 박막에 레이져 광을 조사하여 다결정화를 하는 다결정 반도체 박막을 형성한 후, 이 다결정 반도체 박막을 활성인 반응성 가스에 쬐어 표면층을 엣칭제거하고, 이것에 의해 다결정 반도체 박막의 표면을 평란화하고, 아울러 표면의 혼입물이 편석한 부분을 제거하도록 하고 있다. 더욱이, 반응성 가스의 내용이나 반응성 가스에 의한 엣칭시의 처리에도 연구에 연중하고 있다. 그리고 이에 따라 고 이동도와 고 신뢰성의 박막 반도체 소자를 얻을 수 있다.

또한, 제2의 발명군은, 기판상에 곱 게이트형의 트랜지스터를 형성함 때에 비정질 반도체 박막, 특히 심리콘이나 이것은 주성분으로 하는 박막은 형성하고, 이것은 레이져 아닐링에 의해 다결정화를 하는 것은 제1의 발명군과 공 용한다. 그러나, 본 발명군에서는 다결정 반도체 박막의 표면의 평란화, 표면의 혼입물이 편석한 부분의 제거에 기계적 혹은 여기에 덛불여서 화학적인 연마라고 하는 수단은 채용하는데 특징이 있다.

더욱이, 기계적, 화학적인 연마에 의해 평탄화하고, 혼입물은 제거하기 위해 기판상에 고 경도의 세라믹계 박막윤 형성하며, 아윤러 이 박막을 적절한 반도체 박막 형성이나 기판의 강도 유지에도 사용하는 것으로 하고 있다.

또한, 이 때문에 이 세라믹계 박막의 재진이나 막 두께, 더욱이는 공학적, 기계적 성질에도 연구에 연중하고 있다. 그리고, 이에 따라 고 이동도와 고 신뢰성의 박막 반도체 소자를 얻을 수 있다.

또한, 제3의 반명군은, 기판상에 비정진 반도체 박막, 특히 심리콘이나 이것을 주성분으로 하는 박막은 형성하고, 이것을 레이져 아닙링에 의해 다견정화를 하는 것은 앞의 2개의 밥명군과 공통한다. 그러나, 본 밤명군에서는 표 면의 평란화, 더욱이는 다결정 반도체의 보다 큰 결정으로의 성장, 그리고 이들에 병행하여 표면에 편석한 혼입물 의 제거를 위해서, 550℃ 이상의 고온하에서 염처리를 수반하며, 이 때의 분위기 가스에 연구를 염심히 하고 있는 점에 목정이 있다.

또한, 본 밤명군에 있어서도, 톱 게이트형의 트랜지스터에 있어서, 다결정 심리콘 박막의 표면부급 평탄화하고, 혼입물이 편석한 돕기뮵 제거하며, 이에 따라 게이트 절연막과의 양호한 계면(界面)이 얻어지고, 더욱이는 고 이동도와 고 신뢰성의 박막 반도체 소자를 얻을 수 있는 것은, 앞 2개의 밤명군과 마찬가지이나, 결정의 성장을 도모한다고 하는 면에서는, 버텀 게이트혐의 트랜지스터로의 응용도 가능하다고 하는 점에서 다소 다른 면도 있다.

실시예

(밥명읍 실시하기 위한 최적의 형태)이하, 본 반명읍 그 신시에에 기초하여 섭명한다.

(실시에 1)본 신시에는 제1의 반명군에 관한 것으로서, 반응성 가스에 의한 다결정 신리콘 박막 표면의 평탄화와 혼입윱이 편석한 부분의 제거에 관한 것이다.

도 3은, 본 발명의 실시예 1의 박막 트랜지스터의 제조방법에 의해 제작된 박막 트랜지스터의 단면도이다. 또한, 도 4 는 그 주요한 제조공정에 있어서 각 상태에서의 단면도이다.

이들 도에 있어서, 도 1, 도 2와 같은 부분에는 동일한 부효를 봉이고 있다. 또한, 이것은 다른 실시예에서도 간다. 1 은 투명 점연성 기판이며, 본 신시예에서는 코닝사의 1737 유리 기판을 이용했다. 2 는 다결정 신리콘 박막이다. 3은, 게이트 절연막이며, 본 실시예에서는 P C V D법에 의해 이산화규소 박막을 형성했다. 4 는 게이트 전국이며, 본 실시예에서는 내연성과 내식성이 우수한 탄탄(Ta)제 박막이다. 5 는 총간 전연막이며, 본 실시예에서는 상압(常壓) 화학기상(氣相) 성장법에 의해 이산화규소 박막을 형성하였다. 6 은 소스 전국이며, 7은 드레인 전국이고, 본 실시예에서는 양 전국은 모두 상부는 전기 저항이 낮은 알무미늄, 하부(61),(71)는, 실리콘과의 접촉부에서 실리사이드语 형성하기 위해 전기적 접촉성이 우수한 티타늄의 2층 구성으로 하고, 스패터링으로 막은 제작했다. 13 은 기초막이며, 본 실시예에서는 P C V D법에 의해 이산화규소 박막을 제작했다. 15 는 비정질 실리콘 박막이며, 본 실시예에는 P C V D법으로 형성했다.

이하, 도 4월 참조하면서 이 박막 반도체 소자의 제조방법을 설명한다.

- (a) 무명 전연성 기판(1)위에 기초 막(13)을 형성하고, 더욱이 그 위에 비정집 신리콘 박막(15)을 형성한다.
- (b) 비정집 신리콘 박막(15)을 포토리소그라피 프로세스와 드라이 잇청 프로세스를 이용하여 기판상의 반도체 소지의 배열로부터 정해지는 소점의 패턴으로 기공한다. 또한, 여기에서도 워드(wet) 엣청이 이년, 드라어(dry) 엣청으로 한 것은, 채널영역 길이가 1µm ~10µm 정도의 치수인 반도체 소자의 가공에는, 현시점에서는, 정도(精度)을 얻을 수 있는 점이나 입계의 선택적 엣청이 아닌 점등에서 후자가 우수하기 때문이다.
- (c) 비정질 실리콘 박막(15)에, 약 0.5 Torr의 수소가스 분위기하에서, 예층 증면 역시마 레이져로서 XeCI(파장 308nm)을 이용한 레이져의 조사에 따라, 용용, 고화시키는 것(소위 레이져 아닌림)에 의해 20~200nm 두께 정도, 액정표시 장치의 용도나 사용하는 액정의 타입 등에 의해 다소의 상이는 있으나, 보다 바람직하게는 30~100nm 두께 정도의 디결정 실리콘 박막(2)을 형성한다. 그 결과, 디결정 실리콘 박막의 상부 표면에는 많은 돕기(11)가 생기고, 또한 표면, 특히 돕기부에는 혼입뮵(12)이 편석한다. 또한, 이 혼입뮵의 실리콘 박막으로의 혼입은, 선행하는 각종의 처리를 가능한한 진공중에서 행하고, 기판을 세정하는 등 여러가지 대책을 실시해도, 현시점에서는 완전히 방지하는 것은 곤란하다.
- (d) 진공중에 있어서 분화탄소($\mathrm{CF_4}$)와 산소($\mathrm{O_2}$)의 혼합가스를 마이크로파 프라즈마 엣칭 장치를 이용하여 프라즈마 여기(勵起)하고, 높은 수치로 대전(帶電)한 합성종(活性種)만을 이 다겸정 실리콘 박막 표면으로 유도한다. 그리고, 다결정 실리콘 박막 표면의 일부, 특히 돌기부를 찬성한 반응성 가소에 의해 엣칭제기하여 신소, 수소, 당소등의 혼입물이 많은 영역과 돌기를 작게 하여 표면의 평활화를 한다.
- 또한, 참고적으로 기재하면, 표면의 돕기부, 그리고 특히 혼입물이 편석한 부분은, 그렇지 않은 부분과 비교하여 화학적으로 분안정한 상태로 되어 있으므로, 엣청윤 함때, 반응성 가스에 의해 제거되기 쉽다. 특히, 도 2에는 나타나 있지 않으나, 개념적으로는 피뢰침과 같이, 그리고 게이트 절연막의 절연내성에 큰 악영향윤 준다고 여겨지는 침상의 돕기 만큼 그 체적에 대한 표면적의 비가 크기 때문에, 이면에서도 반응 제거되기 쉽다. 이 때문에, 만하자먼 자연적으로 다급정 심리콘 박막의 평면화가 이루어지게 된다.
- (e) 표면의 재 오염방지를 위해, 진공을 유지한 채로 별도의 챔버에 기판은 옮기고, 다결정 신리콘 박막 표면에 PCVD법에 의해 이산화규소 박막윤 게이트 전연막으로서 형성한다.
- 이 후, 종래와 마찬가지 방법으로 게이트 전극(4), 충간 절연막(5) 및 소스 전극(6), 드레인 전극(7)을 형성하여 도 3에 나타나는 것과 같은 구조의 박막 트랜지스터를 제조한다.
- 이 박막 트랜지스터와 종래의 방법으로 제조한 박막 트랜지스터의 특성을 비교했다. 그 결과, 종래의 방법으로 제조한 것은 이동도가 약 120cm

²/V·s인데 대해서, 본 실시예의 것은 약 200cm²/V·s로 특성이 크게 향상된 것을 알 수 있었다.

또한, 게이트 전극에 30V의 DC를 인가(印加)하여 TFT 특성의 열화를 측정하는 BT 시험에서는, 85 ℃에서의 가속시험의 결과, 동상 보증조건(60℃)에서 약 2자리수의 신뢰성 향상을 보여주었다.

더욱이, TFT로서의 절연 내성도 향상했다.

이것은, 게이트 전국 바로 밑의 다겸정 신리콘 박막의 표면의 불순물이 적고 평환하게 되었다는 것, 더욱이 게이트 절연막의 형성을 엣청후 진공을 유지한 상태에서 형성하였으므로, 오염물질에 쬐어지는 일없이 깨끗한 계면이 얻 어진 것에 의한 것이라고 판단된다.

또한, 심리콘 막 표면에 불순문이 없으므로, 소스 전극과 드레인 전극의 하부 티타늄과 심리콘의 반응에 의한 심리 사이드의 형성이 순조곱게 되는 것도, 정성적(定性的)으로 성능향상으로 연결된 것이라고 판단된다.

또한, 본 실시예에서는, 다결정확의 전에 비정진 신리콘 박막은 패턴형성하였으나, 다결정확 후에 패턴형성은 해도 좋은 것은 물론이다.

또한, 다건정 신리폰 박막의 엣칭으로는 최초로부터 프라즈마 여기()與起)된 한성증(種)을 이용했으나, 최초는 이 본의 효과도 부가한 반응성 이온 엣칭을 이용하고, 그 후 프라즈마 여기된 환성증만으로의 엣칭을 해도 좋다. 단, 이 때에는, 최종단계의 엣칭에 있어서는, 이온 총격에 의해 곱리 신리콘 막으로의 손상을 없애기 위해, 프라즈마여기에 의해 생성된 환성증(레디칼)만을 이용하는 것이 바람직하다.

또한, 활성종의 생성은, 자외선 조사(顯射) 등 다른 수단이라도 좋은 것은 꿈문이다.

더욱이, 본 심시예에서는 $\mathrm{CF_4}$ 와 $\mathrm{O_2}$ 가스의 혼합가스로 엣칭을 됐으나, 제조시설의 환경조건, 더나아가 혼입물의 여하, 더욱이는 반도체의 재료가 실리콘·게르마늄, 실리콘·게르마늄·탄소의 경우 등, 조건에 따라서는 다른 조성비나 종류의 가스를 이용해도 좋은 것은 물론이다.

더욱이, 장래의 기술의 발달에 의해, 다면정 살리콘 표면의 돌기부의 제거에 워트 잇창이 개량되기나, 다른 엣황 수단이 개방된 경우에는, 그룹의 수단을 이용해도 좋은 것도 물론이다.

(실시에 2)본 실시에도 제 1 의 발명군에 속한다. 본 실시에는, 수지막을 사용한 다견정 실리콘 박막의 평탄화에 관한 것이다.

이하, 도 5을 참조하면서, 본 실시예의 박막 트랜지스터의 제조방법을 설명한다.

- (a) 앞의 실시에 1와 마찬가지로, 투명 절연성 기판(1) 상에 기초 막 (13)윤 형성하고, 더욱이 그 위에 비정집 심리콘 박막(15)윤 형성한다.
- (b) 마찬가지로, 비정질 신리콘 박막(15)에 엑시마 레이져읍 조사하여 다겹정 실리콘 박막(2)를 얻는다. 그 결과, 다겹정 실리콘 박막의 표면에는 돕기(11)나 혼입뮵의 편석(12)이 생긴다.
- (c) 다결정 신리콘 박막(2)상에, 본진적으로 평탄인 막이 얻어지는 스핀 코팅법에 의해 퓰리메췁 메타아크릴 레이트(P M M A)의 평탄화 막을 형성한다.
- (d) 진공중에 있어서 분화탄소($\mathrm{CF_4}$) 약 75%와 수소($\mathrm{H_2}$) 약 25%의 혼합가스 $\mathbb B$ 이용하여 반응성 이온 엣칭을 한다. 이 경우, $\mathrm P$ M M A와 다견정 신리콘 박막은 그 엣칭 속도가 같으므로, 다결정 신리콘 박막의 전면(全面)이 노 출합때까지 엣칭을 하면, 저절로 다견정 신리콘 박막의 정상부가 깎여 평합한 표면이 얻어진다. 또한, 동일하게 표면의 혼입물의 편석부도 제거된다.
- (e) 평환화한 다겸정 실리콘 박막(2)을 포토리소그라피 프로세스와 엣칭 프로세스에 의해 소정의 패턴형상으로 가 공한다.
- 이 후, 종래의 방법과 마찬가지로 게이트 절연막읍 P C V D법에 의해 형성하고, 게이트 전극막, 총간 절연막 및 소스 전극막과 드레인 전극막읍 형성하여 앞의 실시에와 같은 구조의 박막 트랜지스터를 제작한다.

이상의 방법으로 제조한 박막 트렌지스디는, 다결정화 신리콘 박막의 평환화가 앙호하므로, 이동도가 약 250cm²·V/s 정도와, 특성이 더욱 크게 향상함과 동시에, 종래 방식의 박막 트랜지스터와 비교하여 약 200배 정도의 신뢰성의 개선도 볼 수 있었다.

또한, 본 실시예에서는, 평탄화 막으로서 P M M A를 이용했으나, 어느 것도 이것에 한정되는 것은 아니다. 즉, 예 률 들면 포토레지스트를 이용하더라도 엣칭가스를 적정하게 선택하면 같은 효과를 얻을 수 있다.

또한, 평탄화 막 뭄질의 엣청 속도도, 다결정 실리콘 박막 표면을 평탄화하는 것이 목적이므로, 엄밀히 다결정 실리콘과 같거나 혹은 거의 같윤(±5%, 바람직하게는 ±1%) 필요는 없고, 엣칭의 정지에 상응하는 배려만 한다면, ±20% 정도의 차이가 있어도 좋은 것은 물론이다.

또한, 본 신시예에서는, 엣칭의 대상이 되는 것은 평완하고 균일한 PMMA 막이며, 다겸정 신리콘은 엣칭의 최종 단계에서 제거되는 것으로 된다. 이 때문에, 웨트 에칭이라도 다겸정 신리콘의 입계가 선택적으로 엣칭되는 경우 는 드뭄고, 더욱이는 엣칭의 제어에 다소의 주의가 필요하기는 하나, 현재의 기술이라도 웨트 엣칭이 가능하다.

또한, 신리콘 이외의 반도체 재료의 경우라도, 이 엣칭 속도에 따른 적정한 평환화 막 재료의 선택이 이무어지는 것은 물론이다.

또한, 동일하게, 다겸정 실리콘 박막의 돕기가 노춥한 때까지 반응성 이온으로 엣칭읍 하고, 그 후 프라즈마 여기 (風起)된 합성종(紐)만으로 엣칭윤 했으나, 시간의 제약윤 생각않는다면 최초부터 프라즈마 여기된 합성종만으로 의 엣칭도 가능하다. 단, 다겸정 실리콘 박막의 엣칭의 적어도 최종단계에 있어서는, 프라즈마 여기나 자외선의 조사에 의해 생성된 합성종(레디컬)만읍 이용하는 것이 바랍직하다.

더욱이, 평란화용의 뮵짐의 도포도, 점성이 낮은 뮵짐의 성집이나 종류에 따라서는 스핀코드에 의하지 않고 다른 방법, 예급 급면 단순한 도포라도 좋은 것은 물론이다.

(실시예 3)본 실시예는 제 2 의 반명군에 관한 것으로서, 고 경도 재료의 박막읍 사용하여 다결정 실리콘 박막윤

평탄화하는 것이다.

이하, 도 6 및 도 7을 참조하면서, 본 신시에의 박막 반도체의 제조방법에 대하여 설명한다.

도 6은, 본 실시예의 박막 트랜지스터소자의 단면도이다.

도 7은, 이 박막 트랜지스터의 제조공정의 진전에 따른 단면 변화의 모습을 나타내는 도이다.

이를 도에 있어서, 8은 질화규소로 되는 고 경도의 박막이다.

이하, 도 7을 참조하면서 본 심시예의 박막 반도체 소자의 제조방법을 상세히 선명한다.

(a) 표면에 기초 막(13)이 형성된 무명 전연성 기판(코-닝사 1737 유리 기판)(1)의 상 전면(上至面)에 집화규소 막윤 형성한다. 본 실시예에서는 고 경도의 박막(8)으로서의 진화규소막윤, P C V D법에 의해 SiH

 $_4$, N_2 및 NH $_3$ 의 혼합가스员 이용하여 약 350 $^\circ$ C의 온도에서, 약 0.1μ m의 두찌로 형성한다. 또한, 이 막의 경도는 마이크로 비커스 경도로 약 2000이며, 다결정 신리콘의 경도는 약 850 이었다.

(b) 기판상의 트랜지스터& 형성하는 것으로 되는 영역에 대해서는, 그 부분에 형성된 이 고 경도의 박막(8)을 포 토리소 프로세스와 드라이 엣청에 의해 제기한다. 부호 10으로 나타내는 영역이 드랜지스터가 형성되는 영역이다.

(c) 고 경도의 박막(8)이 선택적으로 형성된 무명 절연성 기판(1)의 상 전면(上全面)에 비정질 실리콘 박막윤 형성 하고, 이 비정진 실리콘 박막에 레이져 광읍 조사하여 용융, 고화시켜 다결정화읍 하여 다결정 신리콘 박막(2)윤 형성한다. 이때, 레이져 광의 조사에 따른 용융, 고화에 의해 다결정 실리콘 박막 표면에는 많은 돌기(11)나 혼입 물의 편석부(12)가 밥생하게 된다.

(d) 이 다결정 실리콘 박막윤 기판마다, 소위 C M P(Chemical Mechanical Polishing)으로 연마한다. 즉, 5~100nm 입경의 코로이단 신리카 등읍 5~10% 순수(純水)에 혼입하고, 더욱이 암모니아읍 ph 12 정도가 되도 꼭 녹인 연마액으로, 실리카룹 기계적, 화학적으로 연마하는 것이다.

그런데, 이 연마에 의한 평탄화에서, 진화규소는 그 경도가 극히 크므로, 진화규소 막이 노츈한 시점에서 다결정신라콘 막부(陳部)도 병행하여 연마의 진행이 거의 정지한다. 그 결과, 다결정 실리콘 박막의 두께는 진화규소 막의 두께와 기의 같다고 하기 보다고 신용상 같은 두께로 된다. 그런데, 이 고 경도의 진화규 소 막의 두께는. 스패터링이나 프라즈마 화학기상 성장법에 의해 고정도(商精度)로 형성 가능하다. 이 때문에, 다결정 실리콘 박막의연마후의 막 두께도 고정도로 한 수 있게 된다. 또한, 이 때문에 이 진화규소 막의 두께도 동상은 20~200nm, 바람직하게는 30~100nm 정도로 된다.

더욱이, 근래 반도체의 재료로서 실리콘중에 주기율표에서 그 상하에 위치하는 탄소, 게르마늄을 함유시키는 것도 시도되고 있으나, 이 경우에는 혼합물로 되므로 반도체 박막의 표면에 순 실리콘의 경우에 비교하여 큰 요철이 반 생하는 경우가 있으나, 이 경우에도 최적의 입경, ph 등에 다소의 고려가 필요하기는 하지만, 문제 없이 평탄동시 에 균짐화 한 수 있게 된다.

또한, 동시에 기판상에서의 다결정 실리콘 박막의 트랜지스터 소자의 배염로부터 정해지는 소정의 패턴형성도 완료하는 것으로 된다.

이 후, 기판은 세정하고, 다겸정 심리콘 박막상에 게이트 절연막은 형성한 후, 개개의 반도체 소자마다 소스 전국 및 드레인 전국과의 컨덕트 흡읍 엣청에 의해 형성하고, 게이트 전국, 소스 전국 및 드레인 전국읍 형성하는 것으로 다결정 심리콘 박막 트랜지스터를 형성한다.

도 6에 나타내는 것처침, 이상의 방법에 의해 제조된 박막 트랜지스터는, 다결정 신리콘 박막(2)의 표면이 평탄하며, 더구나 혼입문도 제거되어 있다. 이 때문에, 그 위에 형성되어 있는 게이트 전연막과의 계면은 극히 양호한 상태로 합 수가 있고, 그 겸과 박막 트랜지스터의 성능이 크게 향상되게 된다.

이상과 같이 하여 제작한 본 신시에의 다견정 신리콘 박막 트랜지스다와, 중래의 방법에 의해 제작한 다견정 신리콘 박막 트랜지스터의 특성윤 비교했다. 트랜지스터의 채년부의 폭과 길이 W/L=12/12ﷺ, Vd=6V의 경우, 종래 방식으로는 이동도가 120cm

2/Vs 이었다. 한편, 본 실시예의 트랜지스터의 경우에는 190cm

²/Vs 이었다.

또한, 종래의 다견정 신리콘 박막 트랜지스터에 비교하여 약 10배 정도 연화(劣化)숙도가 늦고, 신뢰성이 우수하다는 것이 확인되었다.

다음으로, 다결정 실리콘 박막(2)의 막 두째기 고 경도의 박막보다도 두껍게 되도록 비정질 실리콘 막을 두껍게 영 성해도 좋다. 이에 따라, 다결정 실리콘 박막(2)의 표면에 편석한 혼입물을 연마에 의해 확실히 제거하는 것으로 된다. 더욱이, 비정질 실리콘 막을 다결정화 함 때, 막두째가 크므로 그 만큼 다결정 실리콘 막의 결정입이 크게 된다. 이 때문에 이동도가 더욱 높게 된다.

또한, 반도체의 재료에서, 본 실시예에서는 비정점 실리콘 박막읍 이용했으나, 더욱이 고 이동도를 실현하는 통율 위하여 실리콘증에 최대 30% 계르마늄을 함유하는 실리콘-게르마늄 확합률 박막윤 이용해도 좋다.

또한, 더욱이 심리콘, 게르마늄중에 최대 5%을 함유하는 실리콘 게르마늄 탄소화합을 박막을 이용해도 좋다.

또한, 고 경도의 박막으로서 산화집화규소 막이나 산화알무미늄 막 혹은 산화티타늄 막 등을 이용해도 좋다. 또한, 이들의 경우 본 실시예와 같이 투명막이므로, 연마후도 이 절연막을 제거할 필요가 없어, 공정의 간략화가 실원된다. 더욱이, 휴대형 기기몽의 표시장치에 사용하는 경우, 반도체 박막은 형성하는 유리기판은 필히 얇게 되나, 반도체 박막으로의 P,B 등의 불순률 이온 주입 후의 당그린(dangline)본드의 결합등의 열처리를 할 때, 본래가 고 경도의 세라막이므로 얇은 유리기판의 연예 의한 비틀림 변형의 방지에 다소나마 기여하게 된다.

또한, 연마는 고 경도 문진막이나 반도체의 재료에 따라서는, 폴리심 등 순기계적인 방법이라도 좋다.

문론, 투명막이 아니고 금속박막이나 금속간 화합문 박막, 탄화문 박막 등의 고 경도 박막으로 하고, 연마후 엣칭 제거하도록 해도 좄다.

물론, 반사형의 표시장치 경우에는 절연성만 있으면 제기한 필요가 없다.

(신시예 4)본 신시예는, 앞의 신시예 3과 비교한 경우, 투명 절연성 기판(1) 상면의 기초 막으로서 이산화규소 대신에 고 경도 물집인 산화알뚜미늄의 막(81)을 형성한 것이 다르다.

이 때문에, 도 7의 (d)에 상당하는 도 8에서 명료하게 나타나는 바와 같이, 고 경도 물점의 박막은 다결정 실리콘 박막이 없는 영역에서는, 산화알루미늄 막(81)과 집화규소 막(8)의 2단으로 되어 있다.

이에 따라, 불순물 이온주입 후의 열처리시에 있어서, 600℃ 다소 초과하는 고온으로 하여도, 유리 기판의 비물림 밤생이 방지된다. 이 때문에, 박막 트랜지스터의 전계(電界) 이동도가 향상한다.

(실시에 5)본 실시에는, 제 3 의 발명군에 관한 것으로서, 특별한 분위기 중에서의 열처리에 관한 것이다.

또 9는, 본 심시예의 제조방법에 의해 제조된 박막 트랜지스터의 단면 구성도이다. 또한, 도 10은, 그 주요한 제작 공정에 있어서 반제품(半製品)으로서의 박막 트랜지스터의 단면읍 나타내는 도이다.

이하, 도 10은 참조하면서 본 신시에의 제조방법에 대해서 상세히 설명한다.

(a) 투명 절연성 기판(1)상에 기초 막(13)을 형성하고, 더욱이 그 위에 비정진 신리콘 박막(15)을 형성한다.

(b) 비정질 실리콘 박막(15)에 엑시마 레이져 광읍 조사하여 다결정화읍 행하여 다결정 실리콘 박막(2)을 형성한다. 이 다결정화는, 예읍 들면 엑시마 레이져로서 XeCI(파장 308nm)을 이용한 레이져 광읍 사용하여, 수소가스혹은 집소가소 또는 진공중에서 행한다.

그 결과, 다결정 심리콘 박막에는 겸정입계(16)의 표면에서 부품어 오름(110)윤 나타내는 구조곱 볼 수 있다.

(c) 이 다결정 심리콘 박막(2)윤 소정의 패턴으로 포토리소와 엣칭 프로세스에 의해 가공한다.

이와 같은 다건정 실리콘 박막(2)을 진공 염처리로에 넣고, 유리기판의 내 변형성으로 정해지는 상힌인 COO CO에서 1시간 열처리를 한다. 열처리 전후의 다견정 실리콘 박막을 라만 분광분석(分光分析)에 의해 평가한 견과를 도 11에 나타낸다. 본 도에 있어서, 1 은 레이져에 의해 다결정의 한 직후의 막이며, 2는 열처리를 한 후의 막이다.

도에서 안 수 있듯이, 연처리에 의해 파크 강도가 크게 되고, 동시에 피크위치가 고 파수(波數)축으로 시프트하고 있다. 이것은, 연처리에 의해 단견정 신리콘의 피크 위치인 520cm

⁻¹에 근접하고 있는 것으로부터 막전체의 염변형이 완화된 것 및 피크 강도가 크게 되어 있다는 것으로부터 결정 성장이 반생한 것을 나타내고 있으며, 본 신시예의 효과를 확인함 수 있었다.

도 10의 (d)에 이와 같은 결과를 모식적으로 나타낸다. 도 10의 (c)와 비교한 경우, 현정의 성장에 따라 입계(16)의 수는 감소하고, 동시에 즐기도 작게 되어 있다.

(e) 이 후, 게이트 접연막으로서 이산화규소 박막(3)을 P C V D법에 의해 형성한다.

이상과 같이 하여 게이트 절연막을 형성한 후, 종래와 같은 방법으로 게이드 전국(4), 총간 전연막(5) 및 소스 전국(6), 드레인 전국(7)을 형성하여, 도 9에 나타내는 것처럼 박막 트랜지스터를 제조한다.

이 빅믹 드랜지스터의 육성에서, 이동도는 약 $220 \text{cm}^2/\text{V·s}$, 역치전입(V t h)은 2 V이었다. 한편, 종래방법으로 제조한 것은, 이동도가 120 cm

²/V·s. V t h 가 3 V 였다.

또한, 신뢰성에 대해서 동일조건으로 비교했으나, 본 밢명의 것은 종래 것에 대해 약 2자리수의 개선이 보여졌다.

이들은, 주로 다결정 신리콘 박막의 연변형의 감소와 편정립 성장에 따른 입계가 작게 되고, 반도체로서의 막진여 향상한 것, 기타 반도체 표면의 입계부가 부품어 오르는 것도 작게 되고, 게이트 전국 하면의 게이트나 절연막의 양호하고, 균임한 접촉이 행하여진 것, 불순윤 주입의 균임성도 양호하게 되는 것에 의한 것이라고 여겨진다.

또한, 본 실시예에서는 600℃, 진공 분위기에서 1시간의 열처리를 했으나, 수소를 포함하는 불활성가스 분위기 중에서 열처리를 하면, 표면의 산화물, 특히 불안정한 산화물이 복원되고, 보다 다결정 실리콘의 악짐이 개선되므로, 수소를 포함하는 불활성가스의 수배(手配), 준비, 관리등이 필요하게는 되나, 그와 같이 하는 것이 보다 바람직하다.

또한, 본 실시예에서는 다결정 실리콘 박막윤 소정의 패턴으로 가공한 후 열처리를 했으나, 역으로 열처리 후에 소 정의 패턴으로 가공해도 좋은 것은 물론이다.

(심시에 6)본 심시에도 제 3 의 밥명군에 관한 것이다.

이하, 본 발명의 실시에 6의 박막 트랜지스터의 제조방법에 대해서 설명한다.

또한, 본 실시에는, 앞의 신시예 5와 기본적으로는 거의 같으므로, 앞의 실시예의 설명에서 사용한 도 10은 사용하여 설명한다.

- (a) 앞의 실시예 5와 동일하게 투명 절연성 기판(1)에 기초 막으로서 P C V D법에 의해 이산화규소 박막윤 형성한후, 그 상면에 비정질 심리콘 박막윤 형성한다.
- (b) 동일하게, 비정질 실리콘 박막에 액시마 레이져를 조사하여 다결정화를 한다.
- 이 때의 조사 등의 조건에서, 다경정 실리콘 박막의 겸정입경윤 크게 하면서, 그 입경의 편차나 표면의 요철(凹凸) 윤 작게하므로, 비정집 실리콘 박막의 두께나 레이져 조사 분위기 등윤 최적한 것으로 한다.
- (c) 다겸정 실리콘 박막율 소정 형상으로 패턴가공한 후, 도 12에 나타나는 것처럼 고온가염과 프라즈마 생성 가능한 장치로 연처리급 한다.

본 도에 있어서, 20은 석영제의 벤쟈(진공용기)이다. 21은 프라즈마 여기(励起) 전원이며, 본 실시예에서는 13.56MH

z^문 이용했다. 22 및 23은 고주파 전극판이다. 24는 가연용 히터이다. 25는 기판 춥더이다. 26은 메시 전국이다. 1 은 다결정 막이 형성된 무명한 정연성 기판이다.

이 장치를 이용하여, 550°C의 온도로 하부 2개의 화산표로 표시하는 것과 같이 수소가 20%, CHF₃가 3%, Ar가 77%인 조성 가스圈 흡리고, 고주파 전원에 의해 프라즈마딴 반생시켜 5시간 영처리를 한다.

(d) 이 방식에 의한 프라즈마에서는, 기판에는 거의 전압이 여기(勵起)되지 않으므로 주로 수소 또는 분소의 레디 컬(radical)(원자상 혹은 다가(多價)의 원자)이 기판에 충듭한다. 그런데, 문소는 다겹정 실리콘 박막 표면에 존재 하는 산화막을 잇청제거하는 효과가 있고, 더욱이 이어 수반하여, 입계에 존재하는 산화물이나 산화막도 엣칭 제거한다. 또한, 영화산에 의해 입계의 상 표면에 나온 산화물도 제거한다. 그리고, 그들의 경과로서, 입계부에서는 청정한 심리콘 면이 노출하고, 심리콘 원자끼리 접속하여 검정입의 성장이 반생하고, 더욱이 이 성장에 따라 표면의 요첩(四곱)도 작게 되고, 이에 따라 막징(膜壁)의 개선과 표면형상의 개선이 동시에 이무어진다.

(d) 에 모식적으로 나타내는 상태에서의 다경점 심리콘 박막의 라만 분광분석(分光分析)에 의한 막집은 측정한 경과읍 도 11의 3에 나타낸다. 본 도에서 알 수 있듯이, 앞의 심시예 보다도 더욱 피크 강도가 크게 되고, 또한 피크워치도 단 경정 심리콘의 피크 위치인 520cm

⁻¹에 접근하고 있다. 그리고, 이에 따라 결정성이 충분히 개선된 것이 인정되어 진다.

그 후, 다른 실시예와 마찬가지로, 게이트 전염막, 게이트 전극막, 충간 전염막, 소스 전극막 및 드레인 전극막을 형성하여 박막 트랜지스터용 제작한다.

이상과 같이 하여 제작한 박막 트랜지스터는, 그 이동도가 약 $300 \text{cm}^2/\text{V·s}$, Vth = 1.3 V로 되고, 종래 방법으로 제조한 박막 트랜지스터와 비교하여 무성이 크게 개선되었다.

또한, 종래 방법으로 제조한 박막 트랜지스터와 비교하여, 신뢰성도 약 250배의 개선윤 보여준다.

본 실시예에서는, 외부 여기형 전국 구성의 고주파 전원을 이용했으나, 이것은 벤쟈 내부에 있어서 좋은 것은 뮸돈 이다.

또한, 엣칭 장치와 같은 대항 전극방식으로 반생시킨 프라즈마에 다결정 신리콘 형성 투명절연 기판윤 쬐어도 좋 은 것은 룹론이나.

또한, 가열온도와 가열시간은 불소를 함유하는 가스의 경우와 다르기는 하나, 가스로써 수소 또는 수소가스를 함유하는 불활성 가스만을 이용하여도 좋은 것은 묺돈이다.

또한, 프라즈마도 자외선 조사 등 다른 수단으로 밤생시켜도 좋은 것도 물론이다. 다음으로, 본 실시예와 앞의 신시예 5에서는, 실시예 1에서 4와 달리, 결정입계에 존재하는 산화물 등을 제거하고, 결정의 성장율 촉구한다고 하는 면에서는 버텀 게이트형의 트랜지스터에도 채용 가능하며, 또한 결정립의 성장에 따른 이동도의 향상이라고 하는 효과도 별다른 어려움 없이 얻어진다.

더욱이, 톱 게이트형 정도는 아니나, 신뢰성 향상도 얻을 수 있는 것도 뭃돈이다.

참고적으로, 도 9에 나타낸 톱 게이트형 트랜지스터에 대용한 버텀 게이터형의 트랜지스터를 도 13에 나타낸다.

이상, 본 반명은 몇개의 실시에에 기초하여 설명하였으나, 본 반명은 이에 한정되지 않는 것은 물론이다. 즉, 예습 급면 이하와 같이 하고 있다.

- 1) 액정표시장치는, 동상의 워드프로세서에 이용되는 백라이트 부착의 광 투과형이 아니고, 반사형이나 G.H. 셀 윤 사용한 투사 디스플레이형으로 하고 있다.
- 2) 반사형의 경우, 기판상 화소의 부분에 별도 반사막을 형성하는 등 번거듭기는 하난, 기판읍 내염성이 우수한 금속이나 도기(陶器)의 박판으로 하고, 이에 맞춰서 신시예 5 및 6에 있어서 나결정 신리콘 박막의 열처리 온도급 700℃~800℃로 옵리고 있다.
- 3) 기판을 석영으로 하고, 다결정 심리콘 박막의 염처리 온도를 700℃~800℃로 율리고 있다.
- 4) 액정표시장치는 게임기 등에 사용되는 것이며, 그 때문에 그 표시부나 구동 회로부는 기판 전면(全面)에 형성되는 것은 아니다. 더욱이, 아모르파스 실리콘 막은 기판 전면(全面)이 아니라, 표시부나 구동 회로부로 되는 영역상에 형성되어 있나.
- 5) 유리 기판의 기초 점연막은, 유리중의 알카리 금속의 심리콘 내로의 확산의 확심한 방지 등은 위해, 단인 막이 아니라, 이산화규소와 정화규소의 적층 구조로 하고 있다.
- 6) 다결정 실리콘 박막의 돕기와 결정입계의 부풀어 오급의 양자를 제거하도록 하고 있다.
- 7) 소스 전국, 드레인 전국 하부의 티타늄 막은 도에서 나타내는 것보나 두껍게 하고 있다. 혹은, 나쁜 금속은 사용 한다른가 하고 있다. 더욱이는, 양 전국은 단 1종의 금속재료로 형성하고 있다.

산업상이용가능성

이상의 설명에서 안 수 있듯이, 본 발명에 의하면, 톱 게이트형 트랜지스터에 있어서 아모르파스 실리콘 박막 등에 액시마 레이져를 조사하여 다견정화를 함때, 심리콘 박막 표면에 발생하는 등기나, 입계의 부품어 오름이나 표면, 특히 돌기부에 편석한 혼입물을 제거하는 것에 따라, 다견정화한 실리콘 박막 등의 게이트 절연막과의 계면을 평란하고 고 순도의 상태로 한다. 이 때문에, 박막 트랜지스터의 특성 및 신뢰성이 크게 향상된다.

또한, 같은 곱 게이트형 트랜지스터에 있어서 다결정 신리콘 박막 등의 표면의 돕기나 혼입뮵의 편석이 없어지는 것에 의해, 게이트 점연막과의 계면부(界面部)의 안정성, 재현성이 향상되고, 이에 따라 트랜지스터 소자의 특성 이 향상되고, 또한 그 편차도 감소한다. 더욱이 신뢰성도 향상된다.

또한, 특히 톱 게이트형의 트랜지스터에 있어서 다결정화를 행한 신리콘 등의 박막을 550°C 이상의 온도에서 수소, 수소를 함유하는 불활성가스 또는 수소와 불소를 함유하는 가스의 프라즈마 혹은 레디컨 중에서 가열하는 것에 의해 표면의 산화물은 제거하고 결정립의 성장을 촉진시켜, 그 막집(膜暈)을 크게 향상시킨다.

이들을 위해, 트랜지스터 소자의 특성이 향상되고, 또한 그 편차의 저하가 달성된다. 더욱이 신뢰성도 향상된다.

또한, 트랜지스터의 점연 내성이 향상되므로, 게이트 절연막윤 그 만큼 얇게 한 수가 있게 되고, TFT 특성이 한 층 더 향상되게 된다.

또한, 불순읍 이온의 주입도, 표면의 돕기, 입계의 부품어 오줌이 없는 분만큼 균일하게 되고, 이것 또한 트랜지스터의 특성의 향상으로 연결된다.

또한, 소스 전국, 드레인 전국의 하단과 반도체와의 전기적 접촉도 양호하게 된다.

(57)청구의 범위

청구항1

기판상에 형성된 비정질 반도체 박막에 레이져 광윤 조사하여 다결정 반도체 박막으로 하는 레이져 아닐링 스탭과.

상기 다겸정 반도체 박막윤 환성한 반응성 가스에 쬐고, 더욱이 최소한 그 최종단계에 있어서는 프라즈마 여기(励起) 혹은 자외선 조사에 의해 생성된 환성종(레디컬)만유 반응성 가스로서 이용하고, 그 표면충용 비 스패터링형 의 엣창으로 제거하며, 아울러 평탄화하는 평탄 엣칭스탭과,

상기 평탄 엣칭 스탭의 전 혹은 후에 이루어지는 다결정 반도체 박막윤 패턴화하는 패턴화 스탭윤 가지고 있는 것 윤 곡장으로 하는 콥 게이트형 박막 트랜지스터의 제조방법.

청구항2

제 1 항에 있어서.

상기 평탄 엣칭스탭이 종료한 다결정 반도체 박막의 표면총 소정 위치에, 다층 구조의 게이트 전국 및 다층 구조의 드레인 전국의 최하층으로서의 실리사이드층읍 형성하는 실리사이드층 형성 스탭을 가지고 있는 것을 특징으로 하는 몸 게이트형 박막 트랜지스터의 제조방법.

청구항3

기판상에 형성된 비정집 반도체 박막에 레이져 광을 조사하여 다견정 반도체 박막으로하는 레이져 아닌링 스탭과, 상기 다결정 반도체 박막 상에, 엣칭 가스에 의한 제거 속도가 다결정 신리콘과 같은 비감광성 별도 급집의 박막읍 소핀 코트 혹은 도포에 의해 일면에 형성하여, 기판상 다결정 신리콘 박막 형성부분의 표면읍 평란화하는 평란용 별도 물질 박막 형성스탠과,

상기 별도 물질 박막을 상기 다결정 반도체 박막의 전면이 노출하고, 더욱이 그 표면의 혼입을 함유층이 제거된 때까지 활성반응성 유체중에 쬐어서 엣칭을 하여 제거하는 것에 의해, 상기 다결정 반도체 박막의 표면을 평탄화하는 평탄 엣칭 스템과.

상기 표면의 평탄화의 전 혹은 평탄화가 되어진 다겸정 반도체 박막은 소정의 때턴 형상으로 가공하는 패턴화 스

탭을 가지고 있는 것을 특징으로 하는 톱 게이트형 박막 트랜지스터의 제조방법.

청구함4

제 3 항에 있어서,

상기 편탄 엣칭 스탭은, 반응성 유체로서 반응성 가스를 이용하는 평탄 드라이 엣칭스탭인 것을 특징으로 하는 꼽 게이트쉄 박막 트렌지스터의 제조방법.

청구함5

제 4 항에 있어서.

상기 평탄 드라이 엣청스탭은, 적어도 그 전면이 노출된 단계에 있어서. 반응성 가스로써 프라즈마 여기()) 최근은 자외선 조사에 의해 생성된 활성종(레디컬)만을 이용하는 중만(終末)합성종 사용 평탄 엣청스탭인 것을 다짐으로 하는 곱 게이트형 박막 트랜지스터의 제조방법.

청구앙6

제 5 항에 있어서.

상기 종말 활성종 사용 평탄 엣칭스탭이 종료한 다결정 반도체 박막의 표면층 소정 위치에, 다층구조의 게이트 전 국 및 다충 구조의 드레인 전국의 최하층으로서의 실리사이드층을 형성하는 실리사이드층 형성스탭을 가지고 있 는 것을 특징으로 하는 등 게이트형 박막 트랜지스터의 제조방법.

청구앙7

제 1 항 내지 제 6 항중 어느 한 항에 있어서,

상기 레이져 아닐링 스탭에 앞서 기판 상으로의 비정질 반도체 박막읍 형성함에 있어서, 비정질 반도체의 재료로서, 싶리콘, 실리콘·게르마늄, 혹은 실리콘·게르마늄 ·단소급 선정하는 실리콘계 반도제 새료의 선정스탭을 가지고있는 것을 특징으로 하는 곱 게이트형 박막 트랜지스터의 제조방법.

청구항8

기판 상 박막 반도체 소자가 형성되지 않은 영역에 반도체 보다도 고 경도인 물질의 박막율 정도(稱度) 좋은 두께로 형성하는 고 경도 박막 형성스탭과.

상기 고 경도인 물질의 박막이 형성된 부분은 포함하여 기판 상에 비정점 반도체 박막을 형성하는 비정점 반도체 박막 형성스탭과,

상기 형성된 비정집 반도체 박막은 레이져 광윤 조사하여 다결정 반도체 박막으로 하는 레이져 아닐링 스탭과,

상기 고 경도인 물질의 박막 표면이 노춥되고, 연마의 저항이 크게 변화한 때까지 상기 다결정 반도체 박막이 형성 된 기판면읍 그 평면성읍 유지하면서 연마하는 연마스탭을 가지고 있는 것을 특징으로 하는 홉 게이트형 박막 트 랜지스터의 제조방법.

청구항9

제 8 항에 있어서,

상기 비정집 반도체 박막 형성스탭은, 비정집 반도체 박막읍 고 경도 읍짚의 박막보다도 두껍게 형성하는 상대 적으로 두꺼운 비정집 반도체 박막 형성스탭인 것읍 특징으로 하는 톱 게이트형 박막 트랜지스터의 제조방법.

청구앙10

제 8 항 또는 제 9 항에 있어서,

상기 고 경도 박막 형성스템은, 질화규소, 산학질학규소, 산학암루미늄 혹은 산학티타늄의 박막은 형성하는 특정 물점 박막 형성스탭인 것은 특징으로 하는 곱 게이트형 박막 트랜지스터의 제조방법.

청구함11

제 8 항 또는 제 9 항에 있어서,

상기 고 경도 박막 형성스탭은, 고 경도 뭅집인 박막의 두께급 0.1 μm 이하로 하는 0.1 μm 이하의 막 형성스탭인 것 윤 특징으로 하는 ① 게이트형 박막 트랜지스터의 제조방법.

청구합12

제 10 항에 있어서.

상기 고 경도 박막 형성스텝은, 고 경도인 박막의 무끼를 0.1년 이하로 하는 0.1년 이하 막 형성스탭인 것을 목징으로 하는 옵 게이트형 박막 트렌지스터의 제조방법.

청구항13

제 8 항 또는 제 9 항에 있어서.

상기 미정집 반도체 벽의 형성스탭은, 형성하는 미정집 반도체 벽의의 재료가, 실리콘, 실리콘·게르마늄 혹은 실 리콘·게르마늄·탄소인 실리콘계 박악 성형 스탭인 것을 무장으로 하는 톱 케이트형 박막 트렌지스터의 제조방법.

청구항14

제 10 항에 있어서.

상기 비정집 반도체 박막 형성스탭은, 형성하는 비정집 반도체 박막의 재료가, 신리콘, 신리콘·게르마늄, 혹은 실리콘·게르마늄 반소인 실리콘계 박막 형성스탭인 것을 특징으로 하는 돕 게이트형 박막 트랜지스터의 제조방법.

청구항15

제 11 항에 있어서.

상기 비정집 반도체 박막 형성스탭은, 형성하는 비정집 반도체 박막의 재료가, 신리콘, 신리콘·게르마늄, 혹은 실리콘·게르마늄·탄소인 실리콘계 박막 형성스탭인 것을 특징으로 하는 톱 게이트형 박막 트랜지스터의 제조방법.

청구항16

제 12 항에 있어서.

상기 비정질 반도체 박막 형성스탭은, 형성하는 비정질 반도체 박막의 재료가, 신리콘, 실리콘·게르마늄, 혹은 실리콘·게르마늄·탄소인 실리콘계 박막 형성스탭인 것을 특징으로 하는 뜹 게이트형 박막 트랜지스터의 제조방법.

청구항17

제 13 함에 있어서,

상기 연마스탭이 종료한 다검정 반도체 빅막의 표면총 소정 위치에, 다총 구조의 게이트 전극 및 다총 구조의 드레인 전국의 최하층으로서의 실리사이드층을 형성하는 실리사이드층 형성스탭을 가지고 있는 것을 특징으로 하는 톱 게이트형 박막 트랜지스터의 제조방법.

청구항18

제 1 4 항 내지 제 16 항중 어는 한 항에 있어서,

상기 연마스탭이 종료한 다결정 반도체 박막의 표면층 소정 위치에, 다층 구조의 게이트 전극 및 다층 구조의 드레 인 전극의 최하층으로서의 실리사이드층을 형성하는 실리사이드층 형성스탭을 가지고 있는 것을 특징으로 하는 톱 게이트형 박막 트랜지스터의 제조방법.

청구앙19

기판 상에 형성된 비정집 반도체 박막에 레이져 광윤 조사하여 다결정 반도체 박막으로 하는 레이져 아닐링 스탭과.

상기 다결정 반도체 박막읍. 결정립의 성장과 결정립의 입계, 표면의 혼입문의 화학적반응에 의한 제거를 목적으로 하여 550℃ 이상의 온도, 소정 분위기 하에서 연처리를 하는 연처리스탭과,

상기 염처리 전 혹은 연처리가 종료한 나겸정 반도체 박막을 소정의 형상으로 가공하는 패턴 형성스탭을 가지고 있는 것을 특징으로 하는 박막 트랜지스터의 제조방법.

청구병20

제 19 함에 있어서.

상기 열처리스템은, 수소가스끝 포함하는 분완성 가스 분위기 중에서 하는 수소 함유 분위기 중의 열처리스탭인 것은 무장으로 하는 박막 트렌지스터의 제조방법.

청구함21

제 20 항에 있어서,

상기 연처리스탭은, 수소 혹은 수소를 포함하는 분환성 가소의 프라즈마 분위기종, 수소 및 분소를 포함하는 가소의 프라즈마 분위기 중, 수소의 활성 여기종(勵起種, 레디컨)을 포함하는 가스 분위기 중 혹은 수소 및 불소의 합성 여기종(勵起種, 레디컨)를 포함하는 가스 분위기 중에서, 레디컨만이 작용하도록 기판을 유지하여 연처리를 하는 특정유자 분위기 중의 연처리스탭인 것을 특짐으로 하는 박막 트랜지스터의 제조방법.

청구함22

제 19 항 내지 제 21 항중 어는 한 항에 있어서.

상기 레이져 아닌링 스탭에 앞서 기판 상으로의 비정집 반도체 박막을 형성함에 있어서,

비정질 반도체의 재료로서, 신리콘, 실리콘·게르마늄 혹은 실리콘·게르마늄·단소용 선정하는 실리콘계 반도체 재료의 선정스탭을 가지고 있는 것을 특징으로 하는 박막 트렌지스터의 제조방법.

청구앙23

제 19 항 내지 제 21 항중 어느 한 항에 있어서,

상기 열처리스탭이 종료한 다결정 반도체 박막의 표면층 소정 위치에, 다층구조의 게이트 전국 및 다층 구조의 드 레인 전국의 최하층으로서의 실리사이드층은 형성하는 신리사이드층 형성스텝을 가지고 있는 것을 특징으로 하는 박막 트랜지스터의 제조방법.

청구앙24

제 22 함에 있어서.

상기 열처리스탭이 종료한 다결정 반도체 박막의 표면총 소정 위치에, 다층 구조의 게이트 전국 및 다총 구조의 드 데인 전국의 최하층으로서의 실리사이드총한 형성하는 실리사이드층 형성스탭을 가지고 있는 것을 목징으로 하는 박막 트랜지스터의 제조방법.

청구앙25

제 19 항 내지 제 21 항 또는 제 24 항중 어느 한 항에 있어서.

상기 제조하는 박막 트랜지스터는, 톱 게이트형인 것은 특징으로 하는 박막 트랜지스터의 제조방법.

청구항26

제 22 항에 있어서,

상기 제조하는 박막 트랜지스터는, 곱 게이트인 것은 목점으로 하는 박막 트랜지스터의 제조방법.

청구앙27

제 23 항에 있어서,

상기 제조하는 박막 트랜지스터는, 곱 게이트형인 것을 목징으로 하는 박막 트랜지스터의 제조방법.

청구항28

기판 상, 다결정 반도체 박막이 형성되어 있지 않은 영역 혹은 이에 부가하여 다결정 반도체 박막의 기판촉으로, 고 경도 뭅점의 박막은 가지고 있는 것은 목장으로 하는 톱 게이트형 박막 트렌지스터.

청구항29

제 28 항에 있어서,

상기 고 경도 문집의 박막은, 집화규소, 산화집화규소, 산화완루미늄 혹은 산화티타늄의 박막인 것은 특징으로 하는 집 게이트형 박막 트랜지스터.


청구항30


제 29 함에 있어서,


상기 다결정 반도체 박막의 표면총 소정 위치에, 다총 구조의 게이트 전국 및 다총 구조의 드레인 전국의 최하총으


로서의 실리사이드층을 가지고 있는 것을 득짐으로 하는 박막 트렌지스터.


도면 도면1



























도면10







도면13



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.